home *** CD-ROM | disk | FTP | other *** search
/ HPAVC / HPAVC CD-ROM.iso / VGADOC4B.ZIP / AHEAD.TXT < prev    next >
Text File  |  1995-09-29  |  5KB  |  187 lines
  1.   Ahead V5000 version A & B.
  2.  
  3.   Allows up to four boards in one system.
  4.  
  5.  
  6. 103h (R/W):  Multiple Chip ID Register
  7. bit 0-3  Must match PowerUp register (3CEh index 1Fh bits 4-7).
  8.  
  9. 3C2h (W):  Misc Output Register
  10. bit   5  Bit 0 of bank register.         (Ahead A)
  11. Note: This register can be read at 3CCh.
  12.  
  13.  
  14. 3CEh index 0Ch (R/W):  mode
  15. bit 0-1  Misc control. 0=standard text mode, 1=enable
  16.            8 simultaneous fonts  2&3 reserved.
  17.       2  Reserved
  18.       3  High speed sequencer enable
  19.       4  16 bit memory access enable
  20.       5  Enhanced mode enable. Must be set for proper bank access
  21.     6-7  Emulation mode. 0=VGA, 1=EGA, 2=Hercules and 3=CGA
  22.  
  23. 3CEh index 0Dh (R/W):  Segment            (Different for Ahead A and B)
  24. bit 0-2  (Ahead A) Bank No. bit 1-3
  25.                    Bit 0 is in 3C2h bit 5.
  26.     0-3  (Ahead B) Read Bank No.
  27.     4-7  (Ahead B) Write Bank No.
  28.  
  29. 3CEh index 0Eh (R/W):  Clock
  30. bit   0  (A) Clock select bit 2. Bits 0-1 are in 3C2h/3CCh bits 2-3
  31.     0-1  (B) Clock Select bits 2-3. Bits 0-1 are in 3C2h/3CCh bits 2-3
  32.     2-3  Reserved
  33.       4  If set the CLK0 (the clock selected when 3C2h/3CCh bit 2-3 = 0) is
  34.          divided by 2, if clear it is not divided.
  35.       5  If set the CLK1 is divided by 2, if clear it is not divided.
  36.       6  If set the CLK2 is divided by 2, if clear it is not divided.
  37.       7  If set the CLK3 is divided by 2, if clear it is not divided.
  38.  
  39. 3CEh index 0Fh (R/W):  Master Enable Register
  40. bit 0-3  Chip version number  (Read Only)
  41.          0=Ahead A, 1=Ahead B
  42.       5  Enable extended registers if set
  43.  
  44. 3CEh index 10h (R/W):  Trap
  45. bit   0  Enable CRTC access
  46.       1  Enable 6845 access
  47.       2  Enable CRTC access to cause trap
  48.       3  Enable 3B8h, 3BFh to cause trap
  49.       4  Enable 3D8h, 3D9h to cause trap
  50.       5  Enable 3Cxh to cause traps
  51.       7  Select 6845 as CRT controller
  52.  
  53. 3CEh index 11h (R/W):  Trap source
  54. bit   0  3Dxh
  55.       1  3B5h, 3D5h
  56.       2  3B8h, 3D8h
  57.       3  3D9h
  58.       4  3BFh
  59.       5  3Cxh
  60.     6-7  Reserved
  61.  
  62.  
  63. 3CEh index 12h (R/W):  Attribute
  64. bit 0-5  Reserved
  65.       6  Lock VGA internal palette
  66.       7  Enable CGA palette when in CGA mode
  67.  
  68. 3CEh index 13h (R/W):  Diagnostics
  69. bit 0-7  Reserved
  70.  
  71. 3CEh index 14h (R/W):  Lock
  72. bit   0  Lock Sync polarity in 3C2h bit 6,7.
  73.       1  Lock CRTC horizontal timing
  74.       2  Lock CRTC vertical timing
  75.       3  Lock CRTC index 9        !Hmm.
  76.       4  Lock CRTC index 9
  77.       5  Lock CRTC index 0Ah, 0Bh
  78.       6  Lock CRTC index 13h
  79.       7  Lock Clock select in 3C2h bit 2,3.
  80.  
  81. 3CEh index 15h (R):  3B8/3D8 Readback
  82. bit 0-7  Mono/CGA register 3B8h/3D8h readback value
  83.  
  84. 3CEh index 16h (R):  3BF/3D9 Readback
  85. bit 0-5  CGA Register 3D9h readback
  86.     6-7  Mono register 3BFh bit 0-1 Readback.
  87.  
  88. 3CEh index 17h (R/W):  Miscellaneous
  89. bit   0  Must be 1
  90.       1  Must be 0
  91.     2-7  Reserved
  92.  
  93. 3CEh index 1Ch (R/W):  CRTC Control
  94. bit 0-1  Bit 16-17 of CRTC start address
  95.     2-3  0=normal, 3=Interlaced, 1&2 reserved.
  96.       5  Doubles each scanline vertically if set.
  97.  
  98. 3CEh index 1Dh (R/W):  Control
  99. bit 0-7  Reserved
  100.  
  101. 3CEh index 1Eh (R/W):  Scratch
  102. bit 0-7  Used by BIOS for flags
  103.  
  104. 3CEh index 1Fh (R):  PowerUp
  105. bit 0-1  Memory type. 0=2x44256 (256k), 1=4 or 16 x44256 (512K/2M),
  106.                       2=8 or 16 x4464 (256K or 512K), 3=8x44256 (1M)
  107.       2  0 for 24k BIOS, 1 for 32k BIOS.
  108.       3  16 bit BIOS
  109.     4-7  Multiple Chip ID
  110.           0= ID 0  BIOS Enabled, 1=ID 1  BIOS Enabled
  111.           2..15  ID 2..15  Bios Disabled.
  112.  
  113. 3d4h index 19h
  114. 3d4h index 1Dh
  115. 3d4h index 1Eh
  116.  
  117. 46E8h (R/W):  Setup Control Register
  118. bit   3  0 for VGA disabled, 1 for enabled
  119.       4  0 for Setup mode, 1 for normal mode.
  120.     5-7  Reserved
  121.  
  122.  
  123.  
  124.  
  125.  
  126.  
  127.   Bank switching:
  128.  
  129.   The Ahead A has one bank register with bit 0 in 3C2h bit 5 and
  130.   bits 1-3 in 3CEh index 0Dh.
  131.  
  132.   The Ahead B has separate read and write banks in register 3CEh index Dh.
  133.  
  134.  
  135.   Memory locations:
  136.  
  137.   $C000:$25  5 bytes  'AHEAD'
  138.  
  139.  
  140.  
  141.   ID Ahead chipset:
  142.  
  143.   old:=rdinx($3CE,$F);
  144.   wrinx($3CE,$F,0);
  145.   if not testinx2($3CE,$C,$FB) then
  146.   begin
  147.     wrinx($3CE,$F,$20);
  148.     if testinx2($3CE,$C,$FB) then
  149.     begin
  150.       case inp($3CF) and $F of
  151.         0:Ahead A;
  152.         1:Ahead B;
  153.     end;
  154.   end;
  155.   wrinx($3CE,$F,old);
  156.  
  157.  
  158.   Modes:
  159.  
  160.   22h  T   132   44  16 (8x8)
  161.   23h  T   132   25  16 (8x14)
  162.   24h  T   132   28  16 (8x)
  163.   25h  G   640  480  16 planar
  164.   26h  G   640  480  16 planar
  165.   2Fh  T   160   50  16
  166.   32h  T    80   34  16
  167.   33h  T    80   34  16
  168.   34h  T    80   66  16
  169.   42h  T    80   34   4
  170.   43h  T    80   45   4
  171.   50h  T   132   25   2
  172.   51h  T   132   28   4
  173.   52h  T   132   44   2
  174.   60h  G   640  400 256 P8
  175.   61h  G   640  480 256 P8
  176.   62h  G   800  600 256 P8
  177.   63h  G  1024  768 256 P8   (Ahead B only)
  178.   6Ah  G   800  600  16 PL4
  179.   70h  G   720  396  16 PL4
  180.   71h  G   800  600  16 PL4
  181.   74h  G  1024  768  16 PL4
  182.   75h  G  1024  768   4 PL2E
  183.   76h  G  1024  768   2 PL1
  184.  
  185.  
  186.   Note: Mode 75h has even bytes in planes 0&2, and odd bytes in planes 1&3.
  187.